## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-015603

(43)Dat of publication of application: 24.01.1987

(51)Int.CI.

G05B 13/00

(21)Application number: 60-154887

(71)Applicant: OMRON TATEISI ELECTRONICS CO

(22)Date of filing: 12.07.1985 (72)Inventor: NAGAO TOSHIAKI


SUKIMOTO YASUYUKI

### (54) PID CONTROLLER

(57)Abstract:

PURPOSE: To shorten the tuning time by performing the turning actions at a time for plural control loops in a tuning mode of the PID constant of a controlled system.

CONSTITUTION: Plural loops receive the operations based on the control inputs obtained from plural detecting points and the tuning actions are carried out at a time for these loops. Thus the PID constants of each loop are calculated at a time. Then the loops with which the tuning actions is through performs the control based on the obtained PID constants before the PID constants of all loops are calculated. In such a way, the optimum tuning is possible with each PID constant when the controlled system is controlled at operating points 5aW5c having the mutual interference.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

① 特許出願公開

# 母 公 開 特 許 公 報 (A) 昭62 - 15603

@Int.Cl.4

識別記号

庁内整理番号

❷公開 昭和62年(1987) 1月24日

G 05 B 13/00

8225-5H

審査請求 未請求 発明の数 1 (全5頁)

の発明の名称 PID制御装置

②特 顧 昭60-154887

❷出 顔 昭60(1985)7月12日

位 発明者 長尾 敏明 の 発明者 物本 泰行

京都市右京区花園土堂町10番地 立石電機株式会社内京都市右京区花園土堂町10番地 立石電機株式会社内

⑪出 願 人 立石電機株式会社 京都市右京区花園土堂町10番地

②代理 人 弁理士 岡本 宜喜 外1名

#### 明 福 書

## 1. 発明の名称

PID制御装置

#### 2. 特許請求の範囲

(1) 複数点の制御量を夫々検出する検出手段 と、前記各検出手段の検知入力に基づいて干渉系 の制御対象の複数の操作点に失々操作を行う複数 の制御ループを有するPID制御装置であって、

前記各制御ループのステップ広答により同時に PID定数を算出するPID定数算出手段と、

前記PID定数算出手段による全ての制御ループのPID定数算出終了前に、PID定数算出後の制御ループを該算出されたPID定数に基づいて夫々制御する制御手段と、を具備することを特徴とするPID制御装置。

## 3. 発明の詳細な説明

(発明の分野)

本発明は干渉系制御対象の複数の検出点からの 入力信号に基づいて、央々異なる操作点にPID 制御操作を加える複数の制御ループを有するPI D制御装置に関するものである。

〔発明の概要〕

本発明によるPID制御装置は、制御対象のPID定数のチェーニング時に夫々の制御ループについて同時にチェーニングを行うようにしたものである。こうすれば互いの干渉を含んだ状態で良好なPID定数を得ることができる。

## (従来技術とその問題点)

従来ある種の制御対象、例えば合成樹脂の整形 装置等に用いられるシリンダの加熱装置等は複数 の操作点の温度が夫々最適値となるように制御す る必要があるので、複数の検出点より温度を検出 して夫々の操作点の温度を制御するようにしてい る。このような複数の検出点に夫々操作出力を与 えるマルチループ制御において、従来は検出点の 温度を操作出力にフィードバックするシングルル ープのP1D制御装置を複数個用いて行っており、 夫々のループのP1D定数は独立して設定するよ うにしていた。

しかしながら周一の制御対象であるシリンダは

熱的に結合しており、ある操作点を加熱した場合に他の検出点や操作点に干渉を与える。それ故干渉の影響を考慮することなく独立してPID定数を定めれば、最適なPID定数を得ることができなくなるという問題点があった。

#### (発明の目的)

本発明はこのような従来のPID制御装置の問題点に鑑みて成されたものであって、干渉系の制御対象の複数点をマルチループ制御により制御する際に各ループのチューニングを同時に行い、相互の系の干渉を含んだ状態でPID定数を定めることができるPID制御装置を提供するものである。

#### 〔発明の構成と効果〕

本発明は複数点の制御量を失々検出する検出手段と、各検出手段の検知入力に基づいて干渉系の制御対象の複数の操作点に失々操作を行う複数の制御ループを有するPID制御装置であって、各制御ループのステップ応答により同時にPID定数を算出するPID定数算出手段と、PID定数

算出手段による全ての制御ループのPID定数算出終了前に、PID定数算出後の制御ループを該算出されたPID定数に基づいて夫々制御する制御手段と、を具備することを特徴とするものである。

#### 〔実施例の説明〕

第1図は本発明の一実施例を示す温度調節装置

の全体構成図である。本図において温度調節装置 1は制御ステップの設定、チューニング要求等の 操作を行う設定器2、ステップの番号や設定温度。 現在の温度を表示する表示部3を有しており、複 数の操作点を有する然的な干渉系の制御対象4、 例えば前述したシリンダの加熱装置を制御するも のとする。 制御対象 4 の各集作点 5 a , 5 b , 5 c には夫々センサが設けられ、各センサ出力がセ ンサ入力郎 6a . 6b . 6c を介して制御部 7 に 与えられる。制御郎7は中央演算装置 (以下 C P ひという) から成り、制御対象4の各塁作点5点 ~5cを直接操作するヒータ等の出力部8a . 8b , 8c が接続され、更に記憶手段としてリードオン リメモリ(以下ROMという) g、及びランダム アクセスメモリ(以下RAMという)10が接続 されている。ROM9は制御部7の渡箕処理手順 を記憶するものであって、RAM10は設定器2 やセンサ入力部 fa~ fcから与えられる各種の制 御データ及びチューニング時に用いられるデータ を記憶する領域を有している。ここでこの温度調

節装置1は操作点5a~5cの温度を失々制御する 3つのループLa~Lcを有するマルチループ制御 装置である。

第2図はRAM10の記憶内容を示すメモリマップである。本図においてRAM10にはループLa~Lcの夫々の応答速度ra~rc、無駄時間 & a~&c及び夫々のチューニングのフェーズを示すフェーズpa、pb、pcと、チューニングの結果得られる夫々のループのPID定数である比例定数Pa~Pc、積分定数 La~Ic、微分定数 Da~Dcの各領域が設けられ、更にオフ点とチューニングスタートフラグを示す領域が設けられている。

次に本実施例の温度調節装置のチューニング動作について第3図のフローチャート及び第4図の 波形図を参照しつつ説明する。このフローチャートにおいて引き出し線を用いて示す番号は制のでおいて引き出しくは動作ステップを示すもので ある。まずチェーニング設定を入力しておくもの 定器 2 よりチューニング設定を入力しておくとする。そうすれば動作開始後ステップ20におい

てチューニングスタートフラグが立っているかど うかをチェックする。このフラグが既に立ってい る場合にはループしa~しcの全てのフェーズpa~ pcを1とし、チューニングスタートフラグが立っ ていない場合にはスチップ21の処理を終ることな くステップ22に進む。ステップ22では全てのフェ - ズが 0 であるかどうかをチェックし、 0 でなけ ればステップ23に進んでフェーズpaが1又は2で あるかどうかをチェックする。フェーズpaが1又 は2の場合にはルーチン24に進んでループL。の 制御系の応答特性を測定する。この応答測定は第 4 図(4)、(6)に示すように出力部84 の操作出力を オンとし、操作点 5 m のセンサ入力端から得られ る最大の応答速度をraとし、制御量がオフ点に達 すればフェーズpaを2として操作出力を停止した 後制御量が減少するまでの時間を無駄時間 &a と してRAM10の所定領域に読込みPID定数を 算出する処理を行う。この処理を開始した後にス テップ25に進みループLa の特性測定を終了した かどうかをチェックし、終了していればステップ

26においてフェーズpaを3とし、測定が終了して いなければこの処理を行うことなくステップ29に 進む。ステップ29からステップ32においても同様 にしてループしb のフェーズをチェックし、フェ - ズが1又は2の場合にはループしb の制御系の 応答特性を測定し、終了すればフェーズを3とす る。更にループLc についても周様にしてステッ プ35~38においてフェーズpcが1又は2かどうか をチェックし、その場合には胡御系の応答特性を 捌定し特性測定が終了すればフェーズpcを 3 とす る。これらの処理は同時にほぼ並行して行われ、 ステップ41において全てのフェーズpa~pcが 3 と なっているかどうかをチェックする。全てのフェ - ズが3でなければチューニングが終了していな いのでステップ44に進んでサンプリング周期の完 了を待受け、ステップ22に戻って同様の処理を繰 り返す。そして第4回回~ほに示すようにフェー ズpa~pcが 1 では各ループの操作出力をオンとし て最大応答速度ra~rcを測定し、その後制御量が オフ点に達すればフェーズを2とし操作出力をオ

フとする。そして各制御量が極値に達するまでの時間を無駄時間  $\ell$  a  $\sim$   $\ell$  c として RAM 1 0 の所定領域に書込む。

さていずれかのループ、例えば第4図(1)、(6)の タイムチャートに示すように、ループL= で時刻 t.にオフ点に達すればフューズpaを2とし、時刻 taに応答速度ra,振駄時間 ta の測定が終了しつ ェーズが3となっていれば、次のサンプリング周 期ではステップ23よりステップ27を介して28に進 み出力部8a より既に算出したPID定数Pa. la、Da によるPlD領御を行う。同様にして 時刻taにループしb の制御量がオフ点に速すれば フェーズを2とし無駄時間 8 b を測定する。そし て時刻はにおいて無駄時間の測定が終了すればス テップ31よりステップ32に進んでフェーズpbを 3 どする。従って時刻は以後のサンプリング周期で はステップ29. 33からステップ34に進み、ここで 算出したPID定数によりループL6 のPID制 御を行う。こうすれば相互に干渉する複数の操作 点で制御対象を制御する場合に夫々のPID定数 を最適にチェーニングすることができる。同様にして時刻はでループしての制御量がオフ点に達すればフェーズpcを2としループしての無駄時間 & c を算出する。そしてループしての特性測定が終すすればステップ41において全てのフェーズがることなるのでステップ42に進み、チェーニンがを終えて全てのPID定数の算出が完了したのでステップ43において全てのフェーズpa~pcをクリアしてサンプリングの完了を待ってステップ22に戻る。この後は全てのフェーズが0で表るのでステップ22からルーチン45に進んで失々のループしる。このにでいてPID割御が実行される。

尚本実施例ではチューニング時に既にチューニングを完了したループは他のループのチューニングが完了するまでPID制御を行っているが、比例訓御のみを行うようにすることも可能である。
4. 図節の簡単な説明

第1図は本発明によるPID制御装置の一実施 例を示す温度調節装置のブロック図、第2図はR AMIOのメモリ内容を示すメモリマップ、第3図は各ループのPID定数を算出するチューニング処理を示すフローチャート、第4図はそのときの制御量を示すグラフ及びそのときの各部の操作出力とフェーズを示すタイムチャートである。

 1 ……温度調節装置
 2 ……設定器
 3 ……

 表示部
 4 ……制御対象
 5 a ~ 5 c … …操作


 点
 6 a ~ 6 c … … センサ入力部
 7 … … 制御

 部
 8 a ~ 8 c … … 出力部
 9 … … R O M

 1 0 … … R A M
 La ~ L c … … ループ

特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜 (他 1 名)

第 1 図



1 ----- 温度環節裝置 5a-5c---- 機作品

第 2 図

応答速度 ra
無駄時間 la
フェース pa
比例定数 Pa
積分定数 Ia
做分定数 Da
応答速度 rb
無駄時間 Lb
フェース pb
比例定数 Pb
積 M 定数 ID
飲分定數 Db

応答速度 rc
無駄時間 lc
フェース pc
比例定数 Pc
横分定数 IC
做介定数 Dc
オフ点
ナューニングスタート フラグ

